NVIDIA a annoncé NVHBM, une technologie de mémoire à large bande passante personnalisée qui intègre le contrôleur de mémoire directement dans la matrice de base HBM plutôt que dans la matrice de calcul principale. Développée en collaboration avec des partenaires tels qu'Amazon Annapurna Labs, l'architecture déplace la couche physique et les contrôleurs loin du processeur principal pour optimiser l'utilisation du silicium et le débit pour les charges de travail à haute performance.
Métriques de performance et gains de surface
Comparée aux solutions JEDEC HBM4E standard, la technologie NVHBM offre une bande passante mémoire supérieure de plus de 30 % et une réduction de 15 % de la consommation d'énergie de la HBM. L'architecture PHY personnalisée de la conception réduit les besoins en surface d'E/S jusqu'à 67 %.
Ces réductions d'encombrement libèrent jusqu'à 25 % de la surface de la matrice sur la puce de calcul principale. Cet espace en silicium récupéré permet aux fabricants d'allouer plus de transistors à la logique de calcul ou de réduire la taille globale du boîtier pour les déploiements en centres de données à haute densité.
Adoption par l'écosystème et calendrier
Amazon Annapurna Labs est le premier partenaire confirmé à intégrer NVHBM dans ses prochaines conceptions d'infrastructure matérielle, en commençant par les puces Trainium4 utilisant l'interconnexion NVLink Fusion.
NVIDIA prévoit d'incorporer cette technologie dans sa propre gamme de produits, la mise en œuvre devant débuter avec l'architecture GPU Feynman prévue pour 2028. Au-delà du matériel propriétaire, la technologie sera mise à la disposition des clients XPU tiers via l'écosystème NVLink Fusion, établissant une alternative de mémoire à large bande passante standardisée pour les conceptions d'accélérateurs personnalisés.
Cette expansion stratégique permet aux développeurs externes de tirer parti des normes d'interconnexion avancées de NVIDIA, favorisant un écosystème matériel plus cohérent pour les applications exigeantes d'intelligence artificielle et d'apprentissage automatique. En proposant une alternative standardisée pour les accélérateurs personnalisés, l'entreprise vise à rationaliser le cycle de développement et à accélérer la mise sur le marché pour les opérateurs de centres de données hyperscale recherchant une densité de calcul maximale.
En fin de compte, l'introduction de NVHBM marque un changement crucial dans la façon dont l'industrie des semi-conducteurs aborde l'intégration de la mémoire et l'efficacité du silicium. En découplant le contrôleur de mémoire de la matrice de calcul principale, NVIDIA a réussi à atténuer les goulots d'étranglement traditionnels qui ont longtemps contraint les performances des processeurs à grande échelle. Alors que les centres de données hyperscale font face à des demandes croissantes en puissance de calcul, en efficacité énergétique et en gestion thermique, ces innovations architecturaux joueront un rôle essentiel dans la définition de la prochaine génération d'infrastructures. Le déploiement à venir dans les puces AWS Trainium4 et le déploiement plus large à travers la génération de GPU Feynman en 2028 serviront de véritable test pour l'impact de cette technologie sur le marché, redéfinissant potentiellement les normes du matériel informatique haute performance dans les années à venir.
